

PCT/JP 2004/006517

日 本 国 特 許 庁
JAPAN PATENT OFFICE

07. 5. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application: 2003年 5月 7日

REC'D 01 JUL 2004

出 願 番 号
Application Number: 特願2003-129219
[ST. 10/C]: [JP 2003-129219]

WIPO

PCT


出 願 人
Applicant(s): ソニー株式会社

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2004年 6月10日

特許庁長官
Commissioner,
Japan Patent Office

今井康夫



出証番号 出証特2004-3050059

【書類名】 特許願

【整理番号】 0390388403

【提出日】 平成15年 5月 7日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 01/00

【発明者】

 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
 内

 【氏名】 下山 健

【発明者】

 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
 内

 【氏名】 目黒 哲正

【発明者】

 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
 内

 【氏名】 寺西 努

【特許出願人】

 【識別番号】 000002185

 【氏名又は名称】 ソニー株式会社

【代理人】

 【識別番号】 100069051

 【弁理士】

 【氏名又は名称】 小松 祐治

 【電話番号】 0335510886

【選任した代理人】

【識別番号】 100116942

【弁理士】

【氏名又は名称】 岩田 雅信

【電話番号】 0335510886

【手数料の表示】

【予納台帳番号】 048943

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0117652

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 周波数制御装置、情報処理装置及びプログラム

【特許請求の範囲】

【請求項 1】 制御対象の稼動状態を観測して、該制御対象の動作周波数を制御する周波数制御装置において、

上記制御対象の稼動状態に応じて上記動作周波数を決定する周波数決定手段と

上記周波数決定手段により決定される上記動作周波数について、その範囲又は値を制限する周波数制限手段を備えている

ことを特徴とする周波数制御装置。

【請求項 2】 請求項 1 に記載の周波数制御装置において、

上記制御対象に供給されてその動作周波数を規定するためのクロック信号の周波数が、予め規定され若しくは指定された周波数範囲又は周波数値でない場合に、上記周波数制限手段によって、上記クロック信号の周波数が上記周波数範囲又は周波数値に制限される

ことを特徴とする周波数制御装置。

【請求項 3】 請求項 2 に記載の周波数制御装置において、

上記周波数制限手段が、上記クロック信号の周波数の上限又は下限の閾値を設定する閾値設定手段を備えている

ことを特徴とする周波数制御装置。

【請求項 4】 請求項 3 に記載の周波数制御装置において、

上記閾値設定手段として、プログラムの実行により閾値を動的に変更することができる周波数設定用レジスタを有する

ことを特徴とする周波数制御装置。

【請求項 5】 請求項 3 に記載の周波数制御装置において、

上記閾値設定手段によって上限及び下限の閾値を同時に設定することにより、上記クロック信号の周波数幅が制限される

ことを特徴とする周波数制御装置。

【請求項 6】 請求項 5 に記載の周波数制御装置において、

上記閾値設定手段によって、上限及び下限の閾値を同じ値に設定することにより、上記クロック信号の周波数が一定値に制限されることを特徴とする周波数制御装置。

【請求項 7】 請求項 2 に記載の周波数制御装置において、
上記周波数制限手段が、上記クロック信号の周波数を指定するための周波数指定手段を備えていることを特徴とする周波数制御装置。

【請求項 8】 請求項 1 に記載の周波数制御装置において、
一定時間毎に上記制御対象の稼動状態を観測して、該稼動状態に基いて上記周波数決定手段が動作周波数を決定することを特徴とする周波数制御装置。

【請求項 9】 請求項 1 に記載の周波数制御装置において、
上記制御対象が、複数のクロック周波数のうち設定された周波数に基いて動作する演算処理用デバイスであることを特徴とする周波数制御装置。

【請求項 10】 随時に可変設定される周波数に基いて動作する対象デバイスの稼動状態を観測して、該対象デバイスに供給されるクロック信号の周波数を制御する情報処理装置において、
上記対象デバイスの稼動状態に応じて上記周波数を決定する周波数決定手段と、
上記周波数決定手段により決定される上記周波数について、その範囲又は値を制限する周波数制限手段を備えていることを特徴とする情報処理装置。

【請求項 11】 請求項 10 に記載の情報処理装置において、
上記対象デバイスに供給されるクロック信号の周波数が、予め規定され若しくは指定された周波数範囲又は周波数値でない場合に、上記周波数制限手段によって、上記クロック信号の周波数が上記周波数範囲又は周波数値に制限されることを特徴とする情報処理装置。

【請求項 12】 請求項 11 に記載の情報処理装置において、

上記周波数制限手段が、上記クロック信号の周波数の上限又は下限の閾値を設定する閾値設定手段を備えている

ことを特徴とする情報処理装置。

【請求項 13】 請求項 12 に記載の情報処理装置において、
上記閾値設定手段として、プログラムの実行により閾値を動的に変更することができる周波数設定用レジスタを有する

ことを特徴とする情報処理装置。

【請求項 14】 請求項 13 に記載の情報処理装置において、
上記閾値設定手段によって上限及び下限の閾値を同時に設定することにより、
上記クロック信号の周波数幅が制限される

ことを特徴とする情報処理装置。

【請求項 15】 請求項 14 に記載の情報処理装置において、
上記閾値設定手段によって、上限及び下限の閾値を同じ値に設定することにより、
上記クロック信号の周波数が一定値に制限される

ことを特徴とする情報処理装置。

【請求項 16】 請求項 11 に記載の情報処理装置において、
上記周波数制限手段が、上記クロック信号の周波数を指定するための周波数指定手段を備えている

ことを特徴とする情報処理装置。

【請求項 17】 請求項 10 に記載の情報処理装置において、
一定時間毎に上記対象デバイスの稼動状態を観測して、該稼動状態に基づいて上記周波数決定手段がクロック周波数を決定する

ことを特徴とする情報処理装置。

【請求項 18】 請求項 10 に記載の情報処理装置において、
上記対象デバイスが演算処理用デバイスである
ことを特徴とする情報処理装置。

【請求項 19】 制御対象の稼動状態を観測して、該制御対象の動作周波数を制御するための装置に用いられて機能するプログラムにおいて、
負荷の特性又は処理の精度に合わせて上記動作周波数を制限するための制限値

を、起動の際又は起動後に設定するステップを有すること
ことを特徴とするプログラム。

【請求項 20】 請求項 19 に記載したプログラムにおいて、
起動の際又は起動後に行われた動作周波数の制限に係る設定を解除し又は再設定するステップを有すること
ことを特徴とするプログラム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、制御対象の稼動状態を観測して動作周波数を適正に制御するための技術に関する。

【0002】

【従来の技術】

電子回路システムにおける消費電力は、該システムを稼動するための電源電圧やクロック周波数に左右される（電源電圧の 2 乗に比例し、クロックの周波数に比例する。）が、コンピュータ等の情報処理装置では稼動状態や負荷状況が一定ではない。例えば、処理すべきタスクが存在する場合にシステムが動作し、タスク処理後に、別のタスクが存在しない場合に待機状態となるようにシステムステートを遷移させる構成形態が知られている。

【0003】

システムの稼動状態を観測してクロック等を制御することで無駄な消費電力を削減する方法として、システムが待機状態になったことを検出してクロック周波数を低減させる方法（例えば、特許文献 1 参照）や、バスの負荷状況を計測して所定時間内でのバスアクセス率を計算し、該アクセス率に応じてクロックを切り替える方法（例えば、特許文献 2 参照）が挙げられる。

【0004】

尚、システムが待機状態と動作状態を頻繁に繰り返す場合に、その都度、クロック周波数の切替処理を行う必要が生じる等の問題、あるいは、バスの負荷状況を監視するための回路を必要があること及び必ずしもバスの負荷状況とシステム

の負荷状況とが一致するとは限らず汎用性に問題があること等への対策として、本願出願人は、特願 2 0 0 1 - 3 4 3 0 4 2 号にて、システムの稼動状態の割合に応じてクロック周波数を自動的に変更することができ、システムの消費電力をアクティビティ（所定時間においてターゲット回路が稼動している状態の割合）に応じて最適な制御を実現することで、汎用性が高く、システムの負荷を軽減できるようにした構成形態を提案している。

【0 0 0 5】

【特許文献 1】

特開平 1 1 - 2 1 9 2 3 7 号公報

【特許文献 2】

特開平 1 1 - 1 8 4 5 5 4 号公報

【0 0 0 6】

【発明が解決しようとする課題】

ところで、従来の装置では、システムの稼動状態にとって適正な動作周波数を決定するための制御に関して、設計上の自由度等に問題がある。

【0 0 0 7】

例えば、ターゲット回路（周波数制御対象）の稼動状態を監視するために観測回路等を設けた構成形態において、クロック周波数の観測結果から一定の回路計算により最適なクロック周波数を算出するためのハードウェア構成を備えている場合に、精度や負荷自体の特性等に対して十分な配慮をもって周波数制御を行うことが難しい。システム（コンピュータ機器等）において処理すべき仕事（タスク）には、とにかく早く終わらせたい仕事（通常の計算処理や検索処理等）や、一定の負荷しかかからない仕事であって、早く終わらせなくてもいい仕事（例えば、音楽再生や動画再生）等、各種の状況が想定されるため、それらの全てについて、最適な周波数を決定するための構成を実現することは殆ど不可能であるか、あるいはハードウェアの実装面において非常に複雑な構成や処理を強いられるため、コストや設計面で問題が残る。つまり、制御対象に係る動作周波数の制御によって高性能化や省電力化の効果を十分に発揮させるためには、時々刻々と変化する状況に応じて適切な動作周波数を決定することが必要であるが、各種状況

に応じて周波数決定の考え方やアルゴリズムを変える必要性が生じたり、大幅な設計変更等を余儀なくされる場合がある（制御ロジックにおいて工夫が必要となる等）。

【0008】

そこで、本発明は、制御対象の稼動状態の観測結果に応じた動作周波数制御において、動作周波数を制限したり許容値等を指定できるように構成し、性能の向上や省電力化等を実現することを課題とする。

【0009】

【課題を解決するための手段】

本発明に係る周波数制御装置は、制御対象の稼動状態（稼動状況）に応じて動作周波数を決定する周波数決定手段と、周波数決定手段により決定される動作周波数についてその範囲又は値を制限する周波数制限手段を備えたものである。

【0010】

また、本発明に係る情報処理装置は、随時に可変設定される周波数に基いて動作する対象デバイスの稼動状態を観測し、該対象デバイスの稼動状態に応じてクロック周波数を決定する周波数決定手段と、周波数決定手段により決定されるクロック周波数について、その範囲又は値を制限する周波数制限手段を備えたものである。

【0011】

従って、これらの発明によれば、制御対象の稼動状態に応じて決定される周波数が許容範囲又は許容値である場合には、該周波数に従って制御を行うが、周波数が許容範囲外である場合等において、該周波数を制限することで、制御の適正化を図り、予期せぬ事態の発生を未然に防止することができる。

【0012】

また、本発明に係るプログラムは、制御対象の稼動状態を観測しその動作周波数を制御するための装置に用いられ、負荷の特性又は処理の精度に合わせて動作周波数を制限するための制限値を、起動の際又は起動後に設定するステップを有している。

【0013】

従って、本発明によれば、プログラムの実行によって周波数を制限することができ、処理すべき仕事の性質等に応じて柔軟な周波数制御を実現することができる。

【0014】

【発明の実施の形態】

図1は本発明に係る基本構成例を概念的に示したものであり、周波数制御装置1の制御対象2としては、その動作周波数について制御が可能であることが前提とされる。例えば、複数のクロック周波数のうち設定された周波数に基いて動作する演算処理用デバイスとして、CPU（中央処理装置）、コプロセッサあるいは撮像素子等が挙げられる。

【0015】

周波数制御装置1は、制御対象2の稼動状態を観測するために観測手段3を有し、制御対象2の動作周波数を制御する。

【0016】

周波数決定手段4は、観測手段3によって観測される制御対象2の稼動状態に応じて動作周波数を決定するために設けられている。つまり、制御対象2を観測して得られる情報に基いて、周波数決定手段4により、現在の状態にとって最適と推定され又は予測される周波数が算定される（尚、具体的な算定方法については後で詳述する。）。

【0017】

周波数決定手段4の出力は、周波数制限手段5を介して制御手段6に送出される。

【0018】

周波数制限手段5は、周波数決定手段4により決定される動作周波数について、その範囲又は値を制限するために設けられている。即ち、周波数決定手段4によって決定される動作周波数をそのまま制御手段6に通知しても良いか否かについて検閲し、例えば、動作周波数が許容範囲を逸脱している場合には該周波数を制限する。

【0019】

制御対象 2 として CPU 等を想定した場合において、CPU 等に供給されてその動作周波数を規定するためのクロック信号の周波数（観測結果に基いて周波数決定手段 4 により決定されるクロック周波数）が、予め規定され若しくは指定された周波数範囲又は周波数値でない場合において、周波数制限手段 5 は、クロック信号の周波数を、所定の周波数範囲又は周波数値に制限する役目をもつ。例えば、周波数が許容範囲の上限値を超えていると判断した場合には、周波数を上限値以下に制限し、又は周波数が許容範囲の下限値を下回っていると判断した場合には、周波数を下限値以上に制限する。この場合に、クロック信号の周波数についてその上限又は下限の各閾値、あるいは上限及び下限の両閾値を設定するための閾値設定手段を周波数制限手段 5 が備えている。

【0 0 2 0】

制御手段 6 は、周波数制限手段 5 の出力を受けて制御対象 2 の動作周波数を制御するものである。例えば、周波数制限手段 5 からの周波数情報をもとにクロック信号（システムクロック）を生成して制御対象 2 に供給するためのクロック信号供給回路等が用いられる。

【0 0 2 1】

また、電源供給手段 7 は、周波数制限手段 5 の出力を受けて制御対象 2 の動作周波数に見合った電源電圧を、周波数制御装置 1 や該周波数制御装置 1 を含むシステムの各部に供給するものであり、クロック周波数に適合した電源電圧の供給に必要とされる。

【0 0 2 2】

周波数決定手段 4 はシステムのハードウェアを構成しているが、制御対象 2 に係る動作周波数の決定処理を全てハードウェアに委ね、決定された周波数情報の指示をそのまま制御手段 6 に送ったのでは、周波数制御において柔軟性が得られない。そこで、ハードウェアが決定する周波数情報に対して、例えば、周波数の上限を制限する機構や下限を制限する機構を設け、周波数が許容範囲を逸脱しないように、強制的に周波数を変更してしまうことが望ましい。そして、これら上限値や下限値については、ソフトウェアにより動的に変更できるように構成し、また、制限機構を有効にするか又は無効にするかをソフトウェアにより指定でき

るように構成する。そのためには、上限又は下限の閾値設定手段として、プログラムの実行により閾値を動的に変更することができる周波数設定用レジスタを使用すれば良く、各閾値については、プログラムの解釈・実行手段（CPU）からみた場合に、レジスタ値とされ、その値を変更することで上記の機構が実現される。

【0023】

尚、閾値設定の形態には、下記に示す例が挙げられる。

【0024】

- ・ 上限及び下限の閾値を同時に設定して、クロック信号の周波数幅を制限する形態

- ・ 上限及び下限の閾値を同じ値に設定して、クロック信号の周波数を一定値に固定する形態（周波数を固定値にすることで、ハードウェアによる周波数自動変更を、一時的に無効化することができる。）

この他、クロック信号の周波数を指定するための周波数指定手段（周波数指定レジスタ等）を設ける構成を採用した場合には、クロック周波数の値を直接設定し、クロック周波数を決定する周波数決定手段4により計算されるクロック周波数を無効化して、該周波数をソフトウェアや外部ハードウェア等で指定することができる。

【0025】

以上の機構により、例えば、以下に示すような制御が可能となる。

【0026】

- ・ 観測手段3からの情報に基づいて周波数決定手段4が現在の周波数を上（下）げると判断した場合でも、それを無効化して、周波数をソフトウェア等で設定可能な一定値より上（下）げないように制御すること。

【0027】

- ・ 観測手段3からの情報に基づいて周波数決定手段4が決定する周波数を、一時的に無効化してソフトウェア等による固定周波数あるいは可変周波数での制御を行うこと。

【0028】

次に、制御対象 2 の稼動状態を観測して、制御対象 2 の動作周波数を制御するための装置に用いられて機能するプログラムについて説明する。例えば、ユーティリティやアプリケーション、OS (Operating System) 等の基本ソフトウェアにおいて機能を実現するプログラム等に適用することができる。

【0029】

図 2 は、アプリケーション（プログラム）の起動時や終了時に、上記制御を行うか否かを判断して、適切な周波数値を設定する場合の処理例を概略的に示している。該アプリケーションを起動することにより、その動作中（プログラム実行中）におけるシステムの動作や性能、消費電力等について最適化することができる。

【0030】

まず、アプリケーションを起動する際には、ステップ S 1 で該アプリケーションの起動要求がなされた後、次ステップ S 2 に示す周波数制限の設定処理に進む。つまり、負荷の特性や処理の精度等に合わせてクロック周波数（動作周波数）を制限するための制限値を設定する。例えば、音楽再生や動画再生等を行う場合において、周波数決定回路によって必要以上にクロック周波数が上がったり、下がったりしないように、ソフトウェア処理で一時的に制限することにより、性能の向上や消費電力の低減が可能となる。

【0031】

次ステップ S 3 においてアプリケーションが起動されて、その後動作中となり、所定のプログラム処理が行われる。

【0032】

そして、アプリケーションの終了の際には、ステップ S 4 で該アプリケーションの終了要求がなされた後、次ステップ S 5 に示す周波数制限の再設定又は解除処理に進む。つまり、アプリケーション起動の際に行われた周波数制限を解除したり、あるいは、稼動状態に応じた適正な周波数が得られるように再設定を行う。それからステップ S 6 にてアプリケーションが終了する。

【0033】

尚、本例に示す上記ステップ S 2、S 5 の処理については、OS やデバイスド

ライバ、ライブラリ（サブルーチン群）等によって行われるが、以上の処理については、アプリケーション自身が行うことも可能であり、その場合には、ステップ S 2 と S 3 の順序が逆になり、アプリケーションの起動後に周波数制限の設定が適時に行われる（また、ステップ S 5 については、アプリケーションの終了時に限らず、処理内容や負荷の軽重等を考慮して必要に応じてアプリケーションの動作中に行なうことが可能である。）。

【 0 0 3 4 】

これらの制御は、例えば、以下に示すようなケースで行われる。

【 0 0 3 5 】

・ハードウェアとして一定周波数が必要とされる回路を動作させるときだけに、その周波数を最低周波数に設定して回路を動作させるとともに、回路を動作させないときには、その制限を解除し、さらに低い周波数の設定を行えるようにする場合。

【 0 0 3 6 】

・低い（又は高い）周波数領域では動作しないハードウェアに対して、動作周波数を適切な設定範囲に制限する場合。

【 0 0 3 7 】

・オーディオ信号やビデオ信号のデコード又はエンコード等のように、ソフトウェアとして最低動作周波数の要求や、最高動作周波数の要求が明らかであるものを動作させるときに、周波数制限を行うことにより、周波数の不用意な変更を防ぐ場合や、アプリケーション動作時に周波数が不用意に上昇又は下降しないように防止する場合。

【 0 0 3 8 】

・性能や処理速度等が要求されるようなアプリケーションを動作させる場合に、所望の周波数を指定したり、最低周波数（下限）を高い値に設定することによって、消費電力の増加を容認してまでも性能を向上させたい場合（例えば、装置への着脱が可能な半導体メモリ媒体へのデータ書き込みやデータ読み出し等）。

【 0 0 3 9 】

【実施例】

本発明に係る実施の一例について説明する。尚、本例に示す情報処理装置としては、例えば、コンピュータ機器や、PDA(Personal Digital Assistance)、移動体通信端末装置、映像機器や撮像機器等への適用が可能である。

【0040】

図3は、情報処理装置10の要部について構成例を示したブロック図である。

【0041】

制御対象であるターゲット回路には、CPU11が用いられており、上記観測手段3を構成するタイマ12、カウンタ13と、上記周波数決定手段4を構成する制御回路14が設けられている。また、クロック供給回路15が上記制御手段6を構成し、電源電圧供給回路16が上記電源供給手段7を構成している。尚、本例ではタイマ12、カウンタ13、制御回路14、クロック供給回路15により周波数制御回路が構成される。

【0042】

CPU11は、複数のクロック周波数のうち随時設定される周波数に基いて動作し、後述するように、多階調（段階）のクロック周波数を生成することができるクロック供給回路15から供給されるシステムクロック「SYSCLK」に同期して動作する（例えば、待機状態と稼働状態を繰り返しながら、所望のタスクを処理する。）。

【0043】

CPU11は、これが動作状態にあるときに、アクティブであることを示す1ビットのフラグ（以下、「アクティビティフラグ」と呼び、「ACFLG」と記す。）がセットされるアクティビティフラグレジスタ111を有する。アクティビティフラグレジスタ111には、例えば、CPU11が稼働している状態のときに論理値「1」がセットされ、待機状態のときに非アクティブの論理値「0」がセットされる。

【0044】

そして、CPU11は、ACFLグレジスタ111にセットされるACFLGをカウンタ13に送ることにより、その稼働状態を通知する。

【0045】

CPU11のアクティビティ（所定時間における稼動状態の割合）を計測するための計測時間Tは、タイマ12により計測される。

【0046】

タイマ12は、周波数が固定のクロック信号（これを「FXCLK」と記す。）に同期して動作することにより、一定の時間を計測し、計測結果をその都度、信号「S12」としてカウンタ13及び制御回路14に出力する。

【0047】

図4はタイマ12について構成例を示す図であり、カウンタ121、コンパレータ122、コンパレータ123を有している。

【0048】

カウンタ121は、「CLK」で示すクロック信号を計数して、そのカウント値（これを「VCNT」と記す。）をコンパレータ123に送る。また、コンパレータ122で保持される比較値（これを「VCMP」と記す。）がコンパレータ123に送られ、カウント値VCNTと比較値VCMPとが比較される。

【0049】

タイマ12において、比較値VCMPは制御回路14からの信号S141により設定され、カウント値VCNTが比較値VCMPと一致した時点で、該一致を報知する一致信号S12がコンパレータ123からカウンタ13及び制御回路14に出力されるとともに、該信号S12がカウンタ121のリセット端子に送られてカウント値がクリアされる。こうして、比較値VCMPに相当する計測時間Tに従い、一定の周期で一致信号S12が出力される。

【0050】

図3に示すカウンタ13は、CPU11のアクティビティを計測するための回路であり、システムクロックSYCLKに同期して動作し、CPU11のACFLGに従い、CPU11が動作しているときにSYCLKのパルスをカウントし、このカウント値を信号「S13」として制御回路14に出力する。

【0051】

図5はカウンタ13の構成例を示す図である。

【0052】

ACFLGによるイネーブル (EN) 信号がカウンタ 13 に与えられ、ACFLG が論理値「1」を示す状態のときに、SYSCLK に同期してアップカウンタ動作が行われる (加算)。また、カウンタ 13 は、タイマ 12 からの一致信号 S12 をクリア信号として受けて、一致信号 S12 が入力される度にカウント値が初期化される。

【0053】

図 6 はカウンタ 13 の動作を説明するためのタイミングチャート図であり、SYSCLK を (A) 図に、ACFLG を (B) 図に、カウンタ 13 の状態を (C) 図にそれぞれ示している。

【0054】

カウンタ 13 では、図 6 (C) に示すように、タイマ 12 から計測時間 T ごとに送られてくる一致信号 S12 に従い、カウント値が初期化される。

【0055】

図 6 (B) に示すように、CPU11 による ACFLG の値が、CPU11 の動作状態を示しているとき (本例では、ACFLG が論理値「1」を示すとき) にカウンタ動作 (加算処理) が行われる。

【0056】

一方、CPU11 による ACFLG の値が、CPU11 の待機状態を示しているとき (本例では、ACFLG が論理値「0」を示すとき) にはカウンタ動作が停止される。

【0057】

図 3 に示す制御回路 14 は、一定時間毎に観測される CPU11 の稼動状態に基づいて SYSCLK の周波数を決定するために設けられている。本回路は、タイマ 12 からの一致信号 S12 に同期してカウンタ 13 からの信号 S13 をとりこみ、計測時間 T における CPU11 のアクティビティ (これを「ACT」と記す。) を計測する。そして、計測した ACT に基づき次に設定すべき SYSCLK の周波数を決定する。

【0058】

CPU11 の稼動状態に応じて決定されるクロック周波数に対して、その上限

や下限の閾値を設定するための閾値設定手段 17 が設けられており、上記周波数制限手段 5 を構成している。本例では、プログラムの実行により閾値を動的に変更することができる周波数設定用レジスタ 17 U、17 L が設けられている。つまり、レジスタ 17 U が上限周波数設定用とされ、レジスタ 17 L が下限周波数設定用とされ、CPU 11 によるコマンド実行結果として出力ポート経由で設定される、それらのレジスタ値が制御回路 14 で参照される。周波数の上限や下限を指定するレジスタを設けることにより、周波数制御回路において算出される周波数の上限や下限を制限する（クロック周波数を、上限及び下限に示す範囲内に規制する。）。あるいは、上限と下限を同じ値に規定して特定の周波数が得られるように一時的に固定するといった制御を、ソフトウェア処理によって行えるので、状況に応じた柔軟な周波数制御が可能となる。

【0059】

制御回路 14 は、こうして決定された周波数をもつ SYCLK を CPU 11 やカウンタ 13 に供給するための制御信号「S142」をクロック供給回路 15 に出力し、また、上述したように、タイマ 12 のコンペアレジスタ 122 に設定すべき比較値 VCMP の信号 S141 をタイマ 12 に出力する。

【0060】

尚、クロック周波数をソフトウェアにより直接指定するための周波数指定手段 18 として、周波数指定用レジスタを設けた構成形態では、CPU 11 によるコマンド実行結果として設定されるレジスタ値に対応する周波数が制御回路 14 において決定され、この場合、ACT の計測結果に基づいて決定される周波数については無効化される（図 3 には便宜上、レジスタ 17 U、17 L を用いる形態と、レジスタ 18 を用いる形態について併せて示している。）。但し、周波数を上げたい場合に指定された周波数値にいきなり変更できないときには、指定周波数値を徐々に変化させて目的値に近づける等の配慮が必要である（このことは、レジスタ 17 U、17 L を用いて特定の周波数を指定する形態でも同様であり、周波数幅を徐々に狭めていってゼロに漸近させるといった処理を行えば良い）。

【0061】

また、上記のような周波数制限や周波数指定に係る設定をソフトウェアにより

解除するためには、例えば、レジスタ値として特別な値をセットするか、あるいは数値的に制限の意味をもたない値（最高許容周波数を超える値やゼロ等）をセットする等の方法を用いれば良い。

【0062】

クロック供給回路15は、異なる周波数のクロック信号を生成してCPU11等へ送出する回路である。本回路はSYCLKとして多階調（段階）のクロック周波数の信号を生成することが可能であり、制御回路14からの制御信号S142により指示されたクロック周波数をもつSYCLKを、CPU11、カウンタ13に供給する。尚、多階調のクロック周波数を得るための構成としては、周波数に係る複数の選択肢（クロック信号）から1つを選択する形態や、クロック発振回路における周波数値の設定を任意に変更できるようにした形態、例えば、複数の周波数を時間的に組み合わせて各周波数のクロック信号を決められた時間間隔で切り替える（所定時間に亘る平均周波数値を制御する）形態等が挙げられる。

【0063】

図7はクロック供給回路15の構成例を示す図である。

【0064】

本例では、所定周波数のクロック信号を発振する位相同期ループ回路（PLL回路）151と、分周器152、セレクト153が用いられる。

【0065】

PLL回路151から分周器152に送られたクロック信号は、異なる分周比に従って、複数（本例では、4つのクロック周波数 f_0 、 f_1 、 f_2 、 f_3 を示す。）のクロック信号が生成される。

【0066】

セレクト153は、制御回路14からの制御信号S142により指示されたクロック周波数をもつSYCLKを選択して出力する。

【0067】

例えば、PLL回路151から分周器152に、周波数300MHzのクロック信号が供給され、分周比が、 $1/3$ 、 $1/4$ 、 $1/6$ 、 $1/12$ にそれぞれ規

定されている場合、クロック分周により、 f_0 ($=100\text{MHz}$)、 f_1 ($=75\text{MHz}$)、 f_2 ($=50\text{MHz}$)、 f_3 ($=25\text{MHz}$) のクロック周波数のいずれかがセレクタ153で選択され、SYSCLKとして出力される。尚、各周波数を組み合わせた制御では、例えば、 f_1 を t_1 秒間選択し、 f_2 を t_2 秒間選択することを繰り返し行うことで、「 $(f_1 \cdot t_1 + f_2 \cdot t_2) / (t_1 + t_2)$ 」といった中間的な周波数を設定することが可能である。

【0068】

制御回路14の制御信号S142は、クロック供給回路15の他、電源電圧供給回路16（図3参照）にも送られる。つまり、クロック供給回路15に指示された周波数においてシステムの動作を保証するために必要な最低の電源電圧（これを「VDD」と記す。）をシステムの各部に供給する（制御信号S142の指示に従い、電源電圧VDDを変化させ、あるいは維持する。）。

【0069】

次に、制御回路14において、システムの周波数決定にある程度のマージンを考慮し、クロック供給回路15で多階調の周波数の刻みを考慮した場合の動作について、先ず、図8のフローチャート図に従って説明する。

【0070】

CPU11は、多階調のクロック周波数を生成することができるクロック供給回路15から供給されるシステムクロックSYSCLKに同期して動作し、待機状態と稼動状態を繰り返しながら、所望のタスクを処理している。先ず、ステップST1では、上記アクティビティACTを計測する。

【0071】

処理手順をまとめると下記のようなになる。

【0072】

(1) CPU11が動作状態にあるときに、ACFLGがレジスタ111にセット（論理値「1」）され、また、待機状態のときには、レジスタ111にACFLGがクリア（論理値「0」）される

(2) レジスタ111の値がカウンタ13に送出されて稼動状態が通知される

(3) タイマ12からの計測時間Tを示す信号S12を受けて、カウンタ13

では、ACFLGの示す値に従って計数動作を行う（即ち、CPU11が動作状態の期間中、SYSCLKをカウントする。）

（４）カウント値を制御回路14に出力し、制御回路14が、所定の計測時間TにおいてCPU11が動作していた時間の占める割合（つまり、システムのACT）を算出する。

【0073】

次のステップST2では、得られたアクティビティACTを第一の閾値（現在の周波数「fc」からマージン「MGN1」を差し引いた値）と比較し、ACTが該閾値よりも大きいと判別した場合に、ステップST3に進むが、そうでない場合にはステップST4に進む。尚、ACT、fcの比較時には、ACTがfcの関数であることを考慮して周波数に換算するか（ACTを百分率で表す場合に、 $ACT = 100\%$ が、計測期間Tにおいてfcのクロックを全てカウントした数に相当する。）、あるいはACTが計測時間Tでのクロックカウント値を表す場合において、fcを計測時間Tでのクロックカウント値に換算する等、両者を同等の立場で比較する必要があることは勿論である。

【0074】

ステップST3では、SYSCLKの周波数を上げる必要があるため、現在の周波数「fc」に対して所定の周波数刻み分（これを「 Δf 」と記す。）を加算した周波数値を採用する。つまり、現在の周波数fcよりも1段階上げた周波数（ $fc + \Delta f$ ）を次の周波数とする決定が行われた後で、ステップST7に進む。

【0075】

また、ステップST4では、前ステップST1で得られたACTを第二の閾値（現在の周波数「fc」から周波数刻み分 Δf を引算して1段階下げた周波数からさらにマージン「MGN2」を差し引いた値）と比較し、ACTが該閾値よりも小さいと判別した場合にステップST5に進み、そうでない場合にはステップST6に進む。

【0076】

ステップST5では、SYSCLKの周波数を下げる必要があるため、現在の

周波数 f_c に対して所定の周波数刻み分 Δf を引算した周波数値を採用する。つまり、現在の周波数 f_c よりも 1 段階下げた周波数 ($f_c - \Delta f$) を次の周波数とする決定が行われた後で、ステップ S T 7 に進む。

【0077】

ステップ S T 6 に到達するのは、ステップ S T 2 および S T 4 のいずれの条件も満たさない場合であり、A C T が S Y S C L K の周波数に対して適切な状態にあることを意味する。よって、現在の周波数 (f_c) を維持したままで、ステップ S T 7 に進む。

【0078】

上記ステップ S T 3、S T 5、S T 6 の後、ステップ S T 7 では、変更又は維持された周波数値を、上記レジスタ (図 3 の 17、18 参照) によって規定される周波数範囲や周波数値と比較することでチェックする。そして、周波数値が許容される場合にはステップ S T 1 に戻るが、許容されない場合にはステップ S T 8 に進む。

【0079】

ステップ S T 8 では周波数値について上限又は下限を制限し、あるいは特定の周波数値が得られるように制限した後、ステップ S T 1 に戻る。

【0080】

こうして決定される周波数値に応じて、クロック供給回路 15 では、制御回路 14 からの制御信号 S 142 によりクロック信号が指示される。即ち、該当するクロック周波数をもつ S Y S C L K が選択されて C P U 11、カウンタ 13 に供給される。

【0081】

このように、所定の計測時間 T を周期として周波数の変更又は維持が繰り返されることになる。

【0082】

尚、システムクロックに関して、現在の周波数をもとに次の周波数を決定するためには、周波数を上げるための条件及び上限と次の周波数の与え方、あるいは周波数を下げるための条件及び下限と次の周波数の与え方を、システムの構成や

特性等に応じて適切に規定してやれば良い。また、マージンMGN1、MGN2の設定については、両者を同じ値する方法や両者を異なる値にする方法（例えば、マージンをACTや周波数範囲等に応じて段階的又は連続的に変化させる等。）を適宜に用いることが可能である。

【0083】

図9は制御回路14の構成について一例を示したものである。尚、本例では上記「MGN1」と「MGN2」を同じ値「MGN」（正值）としている。

【0084】

本例では、制御回路14が、加算器141、減算器142、加算器143、比較器144、145、セレクタ146、リミッタ147、記憶素子148、デコーダ149から構成されている。

【0085】

記憶素子148には現在の周波数 f_c を示すデータが保持されており、該データが加算器141、減算器142、セレクタ146、比較器145にそれぞれ送出される。

【0086】

加算器141は、 f_c と Δf との加算値「 $f_c + \Delta f$ 」を求めて、これをセレクタ146に対して出力し、また、減算器142は、 f_c から Δf を引算して「 $f_c - \Delta f$ 」を求めて、これをセレクタ146、比較器144に対して出力する。

【0087】

加算器143は、前記カウンタ13の出力するACTとMGNを加算して、「 $ACT + MGN$ 」を比較器144、145に送出する。

【0088】

比較器144は、減算器142が出力する「 $f_c - \Delta f$ 」と、加算器143が出力する「 $ACT + MGN$ 」について大小関係を比較し、比較結果をセレクタ146に送出する。

【0089】

また、比較器145は、現在の周波数 f_c と、加算器143が出力する「AC

T+MGN」について大小関係を比較し、比較結果をセクタ 146 に送出する。

【0090】

セクタ 146 には、 f_c 、「 $f_c + \Delta f$ 」、「 $f_c - \Delta f$ 」の各データが供給され、比較器 144、145 によるそれぞれの比較結果に基づいて周波数を選択して、リミッタ 147 に送出する。

【0091】

リミッタ 147 は、前記したレジスタ (17 又は 18) による周波数値 (上下限值や特定周波数値) を参照して、セクタ 146 からの周波数値を制限し、その結果を記憶素子 148 に送る。記憶素子 148 に新たな周波数のデータが格納される (これにより f_c の値が更新されるが、これは前記タイマ 12 からの指示に従って計測時間 T 毎に行われる。) 。

【0092】

記憶素子 148 に格納されている f_c のデータはデコーダ 149 に送られ、ここでは該データをもとに、前記クロック供給回路 15 においてクロックを選択するための指示信号 (S142) を生成して出力する。

【0093】

従って、図 8 の ST2 の比較判断が比較器 145 で行われ、ST4 の比較判断が比較器 144 で行われ、また、ステップ ST3、ST5、ST6 については、セクタ 146 により行われる。そして、ステップ ST7、ST8 については、レジスタ値を基にしてリミッタ 147 で処理される。

【0094】

以上説明したように、CPU11 は SYCLK に同期して、待機状態や動作状態を繰り返しながらタスクを処理し、ACFLG をカウンタ 13 に送ることにより、計測時間 T での CPU の稼動状態を表すアクティビティが計測される。そして、計測されたアクティビティに基づき次に設定すべき SYCLK の周波数を決定されることになるが、その際には、クロック周波数がレジスタで指定される上限閾値や下限閾値により制限されたり、あるいは特定の周波数値となるように制限される。こうしてチェックされた周波数をもつ SYCLK がクロック供

給回路 15 により発生されて CPU 11 等にも送られる。従って、周波数制限を受けない場合には、システムのアクティビティ（稼働状態の割合）に応じてクロック周波数が自動的に変更され、また周波数制限を受ける場合には、許容範囲外の周波数が上限値又は下限値に規制され、あるいは、無効化されて特定の周波数に変更される。

【0095】

尚、上記の説明では、制御対象として CPU 11 だけを取り上げたが、クロック周波数を制御する対象が複数の場合でも構わない。例えば、CPU 11 と、複数の周辺回路の稼働状態をそれぞれ観測した結果に基づいて SYCLK の周波数制御を行うことができる。実際の回路システムでは、CPU 11 と他の周辺回路が同時に動作している状態もあれば、CPU 11 は動作しているが周辺回路が待機状態であったり、逆に、CPU 11 が待機状態であって周辺回路が動作している場合もある。

【0096】

そこで、CPU や周辺回路のそれぞれの稼働状態を示す信号を用いて、その論理和（OR）信号を求め、該信号をカウンタ 13 にイネーブル信号として供給すれば、複数の制御対象について稼働状態を総合的に計測した結果に基づいて SYCLK の周波数制御を行える。つまり、制御対象毎の稼働状態をそれぞれに示す ACFG を用いて、各フラグの論理和信号をカウンタ 13 に送ることで、該論理和信号が示すフラグについてシステム全体の稼働状態を示す ACFG とみなすことができる。これによって、制御対象の数や種類によらず、同一の制御方法を採用することができるので、汎用性が高い。また、各制御対象の稼働状態を 1 ビットの ACFG の値で管理することができるので、大幅な回路変更等を伴うことがない。

【0097】

しかして、上記した構成によれば、例えば、下記に示す利点が得られる。

【0098】

・ハードウェアだけで把握できない情報を用いて、周波数や電源電圧の制御を行うことにより、性能を向上させたり、消費電力を低下させることができる

・アプリケーション等によって、最適な周波数や周波数の範囲を指定することが可能となり、不用意な周波数低下による性能劣化や、不必要な周波数の増大による消費電力の増加を避けることができる。

【0099】

尚、本発明の適用において、前記した装置やこれに用いるプログラムに限らず、上記した動作周波数の制限機能を有するプログラムを記録した情報記録媒体（情報処理機器に装着してそのプログラムをメモリロードできるようにした各種の記録媒体や記憶媒体）や、制御対象に係る動作周波数の制限法等に幅広く適用することができる。

【0100】

【発明の効果】

以上に記載したところから明らかなように、請求項1や請求項10に係る発明によれば、制御対象に係る動作周波数について制限を加えるための手段を講じることによって、負荷の特性等に応じて適正な周波数制御が行われるように保証し、性能の向上や省電力化を実現することが可能である。しかも、そのために装置構成の大幅な設計変更等を伴うことがない。

【0101】

請求項2や請求項11に係る発明によれば、動作周波数が、予め規定され若しくは指定された周波数範囲を逸脱しないように制限したり、あるいは予期しない周波数値を無効化することができる。

【0102】

請求項3や請求項12に係る発明によれば、クロック周波数の上限や下限を規制することができる。

【0103】

請求項4や請求項13に係る発明によれば、ソフトウェアにより閾値設定を行えるので、制御の柔軟性が高い。また、既存のハードウェア構成を大幅に変更せずに済む。

【0104】

請求項5や請求項14に係る発明によれば、クロック周波数の許容幅を随時に

制限することができる。

【0105】

請求項6や請求項7、請求項15や請求項16に係る発明によれば、クロック周波数を特定の値に指定することで、目的別の周波数制御が可能となる（例えば、性能を重視して周波数を高くしたい場合等）。

【0106】

請求項8や請求項17に係る発明によれば、制御対象の稼動状態を定期的に観測した結果に基づいて動作周波数を適正に制御することができる。

【0107】

請求項9や請求項18に係る発明によれば、演算処理用デバイスの処理能力を十分に引き出したり、あるいは処理にとって必要十分なクロック周波数を設定することで消費電力を低減させることができる。

【0108】

請求項19に係る発明によれば、プログラムによって最適な周波数値や周波数範囲を指定できるので、性能低下や消費電力の増加等を防止することができる。

【0109】

請求項20に係る発明によれば、プログラムによる動作周波数制限の設定が、該プログラムの終了後の処理に波及して悪影響を及ぼさないようにすることができる。

【図面の簡単な説明】

【図1】

本発明に係る基本構成を示す概念図である。

【図2】

周波数制限について処理例を示すフローチャート図である。

【図3】

図4乃至図9とともに、本発明に係る実施例を示すものであり、本図は要部の構成例を示すブロック図である。

【図4】

タイマ12の構成例を示す図である。

【図 5】

カウンタ 13 の構成例を示す図である。

【図 6】

カウンタ 13 の動作を説明するためのタイミングチャート図である。

【図 7】

クロック供給回路 15 の構成例を示す図である。

【図 8】

図 9 とともに制御回路 14 について説明するための図であり、本図は動作説明用のフローチャート図である。

【図 9】


回路構成の一例を示す図である。

【符号の説明】


1…周波数制御装置、2…制御対象、4…周波数決定手段、5…周波数制限手段、10…情報処理装置、17…閾値設定手段、17U、17L…周波数設定用レジスタ、18…周波数指定手段

【書類名】 図面


【図 1】




【図 2】




【図3】




【図 4】




【図 5】




【図 6】



【図 7】




【図 8】



【図 9】

14



【書類名】 要約書

【要約】

【課題】 制御対象の稼動状態の観測結果に応じた動作周波数制御において、動作周波数を制限したり許容値等を指定できるようにし、性能の向上や省電力化等を実現する。

【解決手段】 周波数制御装置 1 において、可変制御される周波数に基いて動作する制御対象 2 の稼動状態を観測する観測手段 3 と、稼動状態に応じてクロック周波数を決定する周波数決定手段 4 と、周波数決定手段 4 により決定されるクロック周波数について、その範囲又は値を制限する周波数制限手段 5 を設ける。制御対象 2 の稼動状態に応じて決定される周波数が許容範囲である場合には、該周波数に従って制御を行うが、周波数が許容範囲外である場合等において周波数を制限できるように構成した。

【選択図】 図 1

特願 2003-129219

出 願 人 履 歴 情 報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社